次世代Si集積回路における量子へテロ構造高集積化



Copyright (C) 2016 Masao Sakuraba All Rights Reserved.

CMOS LSIの低電圧動作実現のためのトンネルトランジスタ



<u>電流駆動力向上のための研究課題</u>
- 高濃度ドーピング/拡散制御 - 高性能ゲートスタック形成
- ヘテロエピタキシャル成長による実効バンドギャップ縮小
→ Si/歪Si-Ge系混晶, Ge/歪Si, Ge/Ge-Sn系混晶, ...

Copyright (C) 2016 Masao Sakuraba All Rights Reserved.



2/8

ヘテロトンネルトランジスタによるCMOSインバータ(1)

本研究で目指す構造

- ダブルサイドウォールゲート縦型トンネルトランジスタ
- 実効バンドギャップ縮小のための急峻な界面を有するSi-C系/Si-Ge-C系 歪混晶へテロ構造のエピタキシャル成長



バックゲートバイアスによるしきい値制御 + チャネルフィン幅縮小(~10 nm) → n-/p-チャネルの全体積蓄積による電流駆動力向上

Copyright (C) 2016 Masao Sakuraba All Rights Reserved.



3/8

ヘテロトンネルトランジスタによるCMOSインバータ(2)

- ダブルゲートしきい値制御による同一構造での相補スイッチングの実現

- Si-C系/Si-Ge-C系歪混晶の導入による局所的な実効バンドギャップ縮小



Ⅳ族半導体高度歪量子へテロ構造の 高集積化プロセス(1)



Copyright (C) 2016 Masao Sakuraba All Rights Reserved.

RIEC

Ⅳ族半導体高度歪量子へテロ構造の 高集積化プロセス(2)





Copyright (C) 2016 Masao Sakuraba All Rights Reserved.

Si(100)上への歪Si-Ge系混晶の基板非加熱エピタキシャル成長 8/8



Copyright (C) 2016 Masao Sakuraba All Rights Reserved.