


電流駆動力向上のための研究課題

- 高濃度ドーピング/拡散制御 高性能ゲートスタック形成
- ヘテロエピタキシャル成長による実効バンドギャップ縮小
 - → Si/歪Si-Ge系混晶, Ge/歪Si, Ge/Ge-Sn系混晶, ...



本研究で目指す構造


- ダブルサイドウォールゲート縦型トンネルトランジスタ



バックゲートバイアスによるしきい値制御 + チャネルフィン幅縮小(~10 nm) → n-/p-チャネルの全体積蓄積による電流駆動力向上



- ダブルゲートしきい値制御による同一構造での相補スイッチングの実現
- Si-C系/Si-Ge-C系歪混晶の導入による局所的な実効バンドギャップ縮小




本研究において鍵となるテクノロジー

低温エピタキシャル成長と高濃度ドーピング制御(拡散抑制による界面急峻化)



Ⅳ族半導体高度歪量子へテロ構造の 高集積化プロセス(1)



高性能SiGe系共鳴トンネル素子では、 Temperature (トナノメートルオーダ厚のヘテロ構造が必須であり、原子オーダでのヘテロ界面平坦性制御が不可欠(+高障壁ナノ薄膜導入)



Ⅳ族半導体高度歪量子へテロ構造の 高集積化プロセス(2)

- 基板非加熱下での低損傷・低エネルギープラズマ による高清浄原料ガスの表面反応制御
- ・原料ガス活性化(改質)による吸着・反応制御
- 非平衡高度歪ナノ薄膜のエピタキシャル成長

ワイド ギャップ 障壁

量子準位

Ge比率変調 スペーサ&量子井戸

(a)


(b)

(+)


(c)

ホーブエネブギ

エピタキシャル成長可能な プラズマ条件範囲を さらに拡大させる



•高度歪ナノ薄膜の適用による室温共鳴 トンネル特性の高性能化と量子効果ナノ デバイス高集積化プロセスの基礎を築く。




- ・立体構造の上面あるいは側壁 面への選択的薄膜形成 (堆積・エッチング制御)
- 非平衡超高濃度不純物ドープ ナノ薄膜のエピタキシャル成長



Ⅳ族半導体へテロ構造の低温形成のための プラズマCVDプロセスの構築

Key Eng. Mat., 470 (2011) 98



N₂ Purged Transfer Chamber

表面温度100 ℃以下の

徹底的な低温化の追求(→100 ºC以下) 均一な表面反応 島状成長の抑制 (結晶へのプラズマダメージ抑制)

室温量子効果の GeH₄ 促進 B_2H_6 量子構造による 新物性の探索

ナノメートルオーダ 高度歪ヘテロ構造

Ge C,B,N,P Ge



Reactor


Chamber


Susceptor

 TMP

DP

SiGe系エピタキシャル成長用 ECRプラズマCVD装置






高度歪Geエピタキシャル成長

Si上に堆積したGe薄膜の膜厚 (nm)

Copyright (C) 2016 Masao Sakuraba All Rights Reserved.



Si(100)上への歪Si-Ge系混晶の基板非加熱エピタキシャル成長




-og Intensity (Arb. Unit)


Thin Solid Films, 557 (2014) 31 ECS Trans., 64 (6) (2014) 99

<u>厚さ方向の格子定数(Ge比率55%)</u>

0.556 - (2 C₁₂ / C₁₁) (0.543 - 0.556); [nm]

弾性定数 (Vegard's lawより) C₁₁ =1.469, C₁₂ =0.559





明瞭な回折ピークとフリンジパターン

12nm厚さのSiGe(Ge比率55%)の格子定数は Si(100)結晶基板とほぼ格子整合(SiGeの歪が解放 することなくエピタキシャル成長が実現)

